代HSS－100CT数字卫星接收机原理与维修

8587034

本文对HSS－100CT数字卫星接收机的各部分电路进行了分析，并对有关电路产生故障进行了分析处理。
关键词：数字卫星接收机 IRD 信道解码 MPEG－２ QPSK
　　１ 各部分电路分析
　　HSS－100CT IRD内部电路由4块电路板组成，分为信道解码板，主板，电源板，控制显示板。
　　１．１ 信道解码板电路原理：见图1
　　HSS－100CT目前使用的信道解码板是T3011MP型，又叫MIN板(网络接口板)。是现代公司自己生产的。除几个滤波电容外，电路元件全集中在金属小屏蔽盒内，结构性较好，接收门限电平低。来自高频头的L波段(950～２１５０ＭＨｚ)信号经滤波器、高频放大器、调谐变频器变频后，选出所需要的信号频率，并生成480MHz的中频信号，过声表面滤波器，选出带宽为36MHz的中频信号。同步检波解调器由SL1710芯片完成，其内部设有锁相环和振荡器电路，可产生480MHz的标准时钟信号，并输出相位为0°和90°的时钟脉冲，它与节目信号相乘，分别解调出I信号(内相位信号)，和Q信号(正交信号)。由集成块芯片第1脚和16脚输出。集成块SP5655芯片是I?２C总线控制电路，CPU MC68340通过I?２C总线系统，完成频率调谐，选择放大及变频功能，选择出所需要的节目信号。　　　SP5655芯片内还设有4bit I/O端口，以完成其他功能的选择和控制操作。I?２C总线接收CPU送来的初始化信号，完成芯片初始化和控制工作。时钟和合成电路在I?２C总线的控制下，根据维特比不同，控制频率合成的分频系数，产生不同的时钟频率，供Ａ／Ｄ模数变换等电路作时钟信号。
　　集成块芯片STV0190完成双A/D模数变换器功能，I/Q信号经采样数字化(其采样频率由外振荡器产生经分频得到)变换后生成并行6位传送信号，从STV0190芯片的第21脚～２８脚，直接输入集成块ODM8511芯片的5～１０脚输入端。
　　Ｉ／Ｑ信号送到ODM8211中进行解码，ODM8511是一片高集成度CMOS芯片，内含匹配滤波器、QPSK解调、维特比解调器、里德-所罗门解调器。符合DVB标准，支持连续可变符号率1～４５Ｍｂｐｓ，内置数字升余弦滚降系数滤波器，AFT电路，无须内部基准，含宽带和窄带AGC控制，I?２C接口，输出数据处理速率高达5Mbit/s，内部纠错存储器，对不同信号置标志位。
　　ODM8511芯片中QPSK解调器包括多相路滤波器、数字振荡器、复合乘法器、相应累加器、鉴相器、环路滤波器等，复合乘法器接收I／Ｏ信号中的基带信号，与数字振荡器输出信号相乘，解基带信号。多相路滤波器对于基带采样信号进行升余弦平方根滤波，维特比解调器接收QPSK解调器输出，卷织去交织器解出不同比率的卷积编码、进行前向纠错。里德-所罗门解调器通过检测同步极性，校正维特比解码器提供的数据极性，减少卷积去交织引起的错误。
　　最后ODM8511芯片输出8位并行数据，其中71～７４脚输出数据的高4位，77～８０脚输入数据的低4位。供主板信源解码电路。
　　１．２ 板上信号处理流程：系统去复用集成电路CL9110将QPSK解码板送来的并行传输流分离为MPEG－2视频、音频和数据流MPEG－2视频信号送IC CL9100进行视频译码并提供给视频数模转换和NTSC／ＰＡＬ编码器IC SAA7182处理，形成PAL制复合视频全电视信号和S－VHS端子信号输出。MPEG-2音频信号经音频译码器转换后输出三路模拟音频信号。(见图2)
　　(1)系统去复用集成电路：CL9110将并行压缩传输流中PID(包识别)和传送码流PES(打包基本码流)中SID与芯片内PID／ＳＩＤ寄存器进行比较，把相应的PID、PES包写入相应的缓冲区。即复用器分解数据流，将视频、音频、用户数据存在本机存储器DRAM中相应的缓冲区，而解压缩后的视频、音频、用户数据也存在本机存储器DRAM中，然后分别送各自的解码器。CL9110芯片内定时器产生MPEG-2系统27MHz时钟，将视频、音频锁定于编码时数据定时信息上，保证系统、视频、音频同步。　CL9110芯片特点：能传送音／像多路传输；执行程序时钟基准(PCR)恢复；执行MPEG-2传送和打包基本流(PES)层处理；支持传送流达到60Mbit/s；执行丢失数据包监测和处理；提供高速数据输出。
　　(1)MPEG-2视频解码电路：MPEG-2视频信号MPEG-2视频解码IC CL9100
　　由主数据接口，视频接口，DRAM接口，输入处理，处理解码和显示单元组成。主要功能是主数据接口用异步方式与MCUMC68340兼容，实现CL9100初始化和对其工作状态的查询，视频接口从帧缓冲器中读出经MPEG-2解压缩的图像帧数据，进行水平方向滤波，将输入每行为352、480、540、704像素图像格式转换为每行720像素的图像格式。DRAM接口完成与标准DRAM(动态随机存储器)数据传输，传输方式用32位数据总线。解码单元实现对MPEG-2视频解压缩工作，包括VCL(可变长)解码、反量化、反DCT变换、运动补偿矢量。用于计算从DRAM中提取参考图像数据的DRAM地址，被解压缩的图像数据暂时存在DRAM中，参考图像也存储在DRAM帧缓冲器中，以便解压时运用。显示处理单元将经MPEG-2解压的视频数据存储在DRAM中，由根据需要切换成NTSC或PAL制方式显示。CL9100满足CCIR601建议的分辨率720×576，帧频为25Hz PAL制；或分辨率为720×４８０，帧频为30Hz的NTSC制视频解码
　　视频MPEG-2解码器CL9100芯片提供多标准图像解码：MEPG-2，MP@ML；MPEG-2，SP@ML,双基本模式。
　　(3)音频解码电路：传输流去复用器CL9110输出MPEG-2音频数据流，芯片CS4920A完成音频解码。CS4920A脚21、脚22接收串行SDA数据信号和SCLK时钟信号，解码后从脚39、脚38、脚37分别输出L路、R路和固定不变电视伴音信号。脚39、脚38输出可由遥控器切换广播、电视音频。集成运算放大器LM324M内含三个独立放大单元，由6脚、9脚、12脚输入，放大后8脚、14脚输出2号音频信号，7脚输出电视伴音信号送射频调制器使用。
　　(4)控制电路传输流去复用器CL9110与MPEG-2视／音频译码器、视频
　　编码器与EEPROM(存储菜单中的频道、频率、字符率、FEC等参数)联系使用I?２Ｃ总线提供连续设备通讯支持,两根总线是串行SDA数据线和串行SCL时钟总线。主板上系统控制计算机使用莫托罗拉公司的MC68340单片机,具有很强的数据处理能力和外围子系统,是32位单片机(MCU)．MC68340与地址译码器、系统存储器、串／并行变换、DRAM控制器、锁存器构成一个32位微机系统,分别用数据总线、地址总线、控制总线与去复用、解压译码、编码电路联系,根据EPROM中存储的系统程序软件指引,完成所需的数据处理功能,MC68340与面板控制MCU87C51联系用I?２C通讯方式。已设置接收参数经MCU87C51通过I?２C总线输给MCU68340,最终存储在EEPROM中。
　　控制面板按键控制MCU87C51,红外遥控接收器连接87C51的中断口0,面板控制键连接87C51的P0口,87C51的P1口输出驱动面板上的显示屏和指示灯,IRD刚通电时SMPS待机电源工作,面板控制程序存储于MCU87C51内部4k字节ROM(只读存储器)中。
　　(5)电源电路:接收机使用脉宽调制式开关稳压电源。市电经交整流电路和抗干扰电路,＋350V电压送副电源电路,副电源电路为自激式开关电路,合上电源插头即开始工作,为系统提供＋5V工作电压,又叫待机电压。供电给87C51和面板电路,按电源开按键,MCU87C51输出一高电平脉冲信号驱动主电源工作,IRD各电路依次工作。主开关稳压电源由场效应管SSP4N80(4A,800V)、开关变压器、脉宽调制发生器KA3844组成。通过脉宽调制发生器产生振荡信号,使开关管间歇通断。通过改变振荡脉冲信号宽度达到调节开关管导通时间长短,开关变压器中能量被耦合到次级绕组,经次级绕组的整流电路整流滤波及稳压后,供接收机各级电路使用。
　　主开关稳压电源输出＋12V(供QPSK解码板);＋33V(供调谐器调谐电压);＋5V(经三端稳压器降压到＋3V供CL9100芯片用);＋18V(经LM318切换成＋18V／＋14V输出供LNB使用):－12V电源共5组电源。